社群: 艾鍗學院 Blog - 文件區(FPGA/Verilog 專欄) 台灣數位學習數位教學平台 RSS feed provider zh-tw http://lms.xms.com.tw/board.php?courseID=143&f=doclist&folderID=1257 [FPGA作業] 5/5 Home Work 解答 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=9920 Fri, 10 May 2013 16:55:16 +0800 [FPGA作業] Nand Flash解答 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=9897 Sun, 05 May 2013 09:23:10 +0800 SPI Master ModelSim 操作 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=9893 親愛的學員們 因為講師我手邊沒有上課用的版子, 所以, 我就以手邊有的板子來做範例, 我手邊的板子是艾睿電子(Arrow) 所提供的, 以 Altera 最新的 28奈米FPGA Cyclone-V 的BeMicro CV 的板子, FPGA 編號: 5CEFA7F23C8ES, 這個 FPGA 容量是 150K 的 LEs; 而上課用的板子則是 Cyclone4 : EP4CE30F23C8, 容量為 30K LEs. 所以, 在建立 QuartusII的 Project 時, 在畫面上的 Device 選擇會是不同的.詳細內容請參考附件。 Thu, 02 May 2013 12:23:41 +0800 [FPGA作業] SPI & IIC module 的 test bench 解答 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=9883 Wed, 24 Apr 2013 16:19:16 +0800 ModleSim安裝問題 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=9237  ModleSim 啓動時,會要求 License  File將兩個環境變數加入之後就可以正常開啓了Quartus II 設定License Mon, 08 Oct 2012 13:08:45 +0800 [研討會] 採用Qsys實現系統集成研討會 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=8117 click it 採用Qsys實現系統集成研討會 Tue, 20 Mar 2012 13:49:37 +0800 [FPGA 課程] LAB2: VGA Timing 說明 (試讀) http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=7086   LAB2: VGA Timing 說明     Wed, 28 Sep 2011 12:25:04 +0800 [FPGA課程] LAB 的veriog 程式講解 (試讀) http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=7085   LAB 的veriog 程式講解           Wed, 28 Sep 2011 12:24:06 +0800 [FPGA 課程] LAB 架構說明與IP元件 (試讀) http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=7084     LAB 架構說明與IP元件         Wed, 28 Sep 2011 12:22:40 +0800 [FPGA課程] Verilog 實戰 (試讀) http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=7083 1. Blocking and Non-blocking 2. Edge sensitive event control 3. Level sensitive event control 4. ** after FPGA_Part2_1.ppt 5. Level sensitive event control 6. Level sensitive event control 7. Tri-State buffer         Wed, 28 Sep 2011 12:21:04 +0800 [FPGA課程] What is FPGA ? (試讀) http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=7082 1. Introduction to FPGA2. FPGA/CPLD硬體架構3. 什麼是 FPGA4. 一位元半加器5. FPGA基本架構6. 半加器在FPGA上如何實現7. Architecture of FPGA8. FPGA/CPLD硬體架構9. 什麼是 FPGA10. 一位元半加器11. FPGA基本架構12. 半加器在FPGA上如何實現               Wed, 28 Sep 2011 12:20:07 +0800 [學員作業]Verilog--雙向IO練習解答 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=5967 Thu, 26 May 2011 15:20:45 +0800 [學員作業]Verilog--雙向IO練習 http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=5893 Verilog 雙向IO練習請參考附件圖案。(1)RWn==0時，write data (8bits) to module (2) RWn==1時，read data from modulemodule feedback write 進去的值的反相 (3)reset 後，read value為55H (註)1.需使用Verilog語言 Sun, 22 May 2011 17:22:42 +0800 FPGA LAB2：VGA OUT http://lms.xms.com.tw/board.php?courseID=143&f=doc&cid=4636     以FPGA為核心，講授FPGA的架構與開發工具、硬體描述語言(Verilog) 、FPGA 常用IP Core的使用。課程以實作為主，理論解說為輔，讓學員能透過FPGA的實際應用，從­中獲取FPGA的設計技巧，最終能利用FPGA建構屬於自己的系統。 ‧詳細內容：http://www.ittraining.com.tw/etd/course/fpga.html?ref=92   Lab2: VGA 輸出 (課程截錄)           Lab2: VGA Out demo   Tue, 22 Feb 2011 17:51:27 +0800